This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-218564

(43) Date of publication of application: 10,08,1999

(51) Int. Cl.

G01R 31/3183

H03K 3/02

H03K 5/13

HO3L 7/00

(21) Application number : 10-020048

(71) Applicant: ANDO ELECTRIC CO LTD

(22) Date of filing:

30, 01, 1998


(72) Inventor: FUJII HARUHIKO

(54) TIMING SIGNAL GENERATING CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a timing signal generating circuit capable of generating accurate timing signal.

SOLUTION: A coarse timing signal 7 varying its level in accordance with the pulse of an input clock signal 6 is generated and when multiple phase clock signals 8 with different phases are generated in a timing synchronizing with the input clock signal 6, a pulse is generated in accordance with the phase of the clock signal of one of the multiple phase clock signal 8 selected following the fine timing data 5 at the time coarse timing signal 7 is '1'. As it is output as a fine timing signal 9, the fine timing signal 9 can be produced regardless of the constitution that delays the timing signal varying the pulse intervals. By this, the degradation of the timing accuracy due to a pattern effect and so accurate timing signal can be generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開委号

特開平11-218564

(43)公開日 平成11年(1999)8月10日

(51) Int CL*		線別配号	FΙ		
GOIR	31/3183		GOIR	31/28	Q
HOSK	3/02		HOSK	3/02	P
	5/13			5/13	
H08L	7/00		H03L	7/00	В

審査請求 未請求 請求項の数3 〇L (全 7 頁)

(21)出版書号 特顯平10-20048 (71)出版人 000117744 安徽地気体式会社

(22)出版日 平成10年(1998) 1 月30日 東京都大田区藩田 4 丁目19番 7 号

(72)発明者 藤井 独彦

東京都大田区龍田4丁目19番7号 安藤電

风株式会社内


(74)代理人 弁理士 志賀 正武 (外11名)

(54) 【発明の名称】 タイミング信号発生回路

(57) 【要約】

【課題】 精度良いタイミング信号を発生し得るタイミング信号発生回路を実現する。

【解決手段】 入力クロック信号(8)のパルスに応じてレベル変化する粗タイミング信号(7)を発生し、この入力クロック信号(8)に同期したタイミングで、それぞれの位相が異なる多相クロック信号(8)を発生すると、粗タイミング信号(7)が"1"である時に、精タイミングデータ(5)に従って選択した前記多相クロック信号(8)のいずれかの相のクロック信号の位相に応じてパルスを発生し、精タイミング信号(9)として出力するので、パルス間隔の変化するタイミング信号を遅延回路で遅延するという構成に依らず、精タイミング信号(9)を生成でき、これにより、パタン効果によるタイミング信号を発生し得る。



(2)

特願平11-218564

1

【特許請求の範囲】

【韶求項1】 少なくとも、入力クロック信号(6)にパ ルスが入る毎に、レベル変化する粗タイミング信号(7) を発生する粗タイミング信号発生手段 (1) と、

前記入力クロック信号(6)に同期したタイミングで、そ れぞれの位相が異なる多相クロック信号(8)を発生する 多相クロック信号発生手段(2)と、

前記租タイミング信号(7)が" 1"である時に、 桁タイ ミングデータ (5) に従って選択した前記多相クロック信 号(8)のいずれかの相のクロック信号の位相に応じてバ ルスを発生し、栫タイミング信号 (9) として出力する精 タイミング信号発生手段(3)とを備えることを特徴とす るタイミング信号発生回路。

【酵求項2】 前記精タイミング信号発生手段(3)は、 少なくとも前記組タイミング信号(7)を一方の入力とす る複数のアンドゲート(32)と、

前記複数のアンドゲート (32) の各出力をそれぞれのD入 力とし、前記多相クロック信号(8)の各相を、それぞれ のクロック入力とする個別のDフリップフロップ(33) ک

前記複数のDフリップフロップ (33) の出力を入力とし、 前記幇タイミング信号 (9) を出力するオアゲート (34) ٤,

前記翰タイミングデータ (5) を入力とし、前記複数のア ンドゲート(82)の他方の入力に前記稿タイミングデータ (5)の何に応じて変化し、ただ一つのみが"1"となる それぞれ独立の出力信号を送るデコード回路(31)とを備 えることを特徴とする請求項1記載のタイミング信号発 华间路。

【請求項3】 前記特タイミング信号発生手段(3)は、 少なくとも前記組タイミング信号 (7) を一方の入力とす る複数のアンドゲート(32)と、

前記多相クロック信号(8)各相をそれぞれの入力とし、 前記複数のアンドゲート (32) の各出力をそれぞれのイネ ープル入力とし、イネーブル入力への信号が"1"のと きに入力にパルスが送られると、出力に特定のパルス幅 のパルスを出力する個別のワンショットマルチパイプレ 一夕(35)と、

前配複数のワンショットマルチパイプレータ (35) の出力 を入力とし、前記蛄タイミング信号 (9) を出力するオア ゲート(34)と、

前記精タイミングデータ (5) を入力とし、前記複数のア ンドゲート (32) のもう一方の入力に前配給タイミングデ ータ(5)の値に応じて変化し、ただ一つのみが" 1 " と なるそれぞれ独立の出力信号を送るデコード回路(3))と を備えることを特徴とする請求項1記載のタイミング信 **号発生回路。**

【発明の詳細な説明】

[0001]

世に用いて好適な回路であって、特に発生するタイミン グ信号のパルス問隔を、パルス毎に変化させるタイミン グ信号発生回路に関する。

[0002]

【従来の技術】図6は従来技術によるタイミング信号発 生回路の構成を示すプロック図である。この図におい て、粗タイミング信号発生手段1は、入力クロック信号 6の整数倍でパルス間隔が変化するパルス信号を担タイ ミング信号7として可変遅延回路4に供給する。可変遅 延回路4は租タイミング信号7を遅延して精タイミング 信号9を発生する。この可変遅延回路4の遅延時間は、 桁タイミングデータ5に応じて入力クロック信号6の周 期より短い時間分解能で変化しており、その遅延時間分 解館は精タイミング信号9のパルス間隔の時間分解能と なっている。

[0003]

【免明が解決しようとする課題】ところで、上述した従 来のタイミング信号発生回路では、パルス間隔の変化す る租タイミング信号?を可変遅延回路4で遅延する原 20 に、パタン効果によるジッタの増加等の原因により、出 力である精タイミング信号9のタイミング精度がとりに くいという欠点があった。そこで本発明は、このような 事情に鑑みてなされたもので、精度良いタイミング信号 を発生することができるタイミング信号発生回路を提供 することを目的としている。

[0004]

【課題を解決するための手段】上記目的を選成するた め、請求項1に記載の発明では、少なくとも、入力クロ ック信号(6)にパルスが入る毎に、レベル変化する租夕 30 イミング信号(7)を発生する租タイミング信号発生手段 (1)と、前記入力クロック信号 (6) に同期したタイミング で、それぞれの位相が異なる多相クロック信号 (8) を発 生する多相クロック信号発生手段(2)と、前記楓タイミ ング信号(7)が"1"である時に、精タイミングデータ (5) に従って選択した前記多相クロック信号(8) のいずれ かの相のクロック信号の位相に応じてパルスを発生し、 精タイミング信号 (9) として出力する精タイミング信号 発生手段(3)とを構えることを特徴とする。

【0005】上記請求項1に從属する請求項2に記載の 40 発明によれば、前記精タイミング信号発生手段(3)は、 少なくとも前記組タイミング信号 (7) を一方の入力とす る複数のアンドゲート (32) と、前紀複数のアンドゲート (32) の各出力をそれぞれのD入力とし、前記多相クロッ ク信号(8)の各相を、それぞれのクロック入力とする個 別のDフリップフロップ(33)と、前記複数のDフリップ フロップ(38)の出力を入力とし、前記精タイミング信号 (9) を出力するオアゲート (34) と、前記精タイミングデ ータ (5) を入力とし、前記複数のアンドゲート (32) の他 方の入力に前記精タイミングデータ (5) の値に応じて変 【免明の属する技術分野】本発明は、ICテスタ等の装 50 化し、ただ一つのみが * 1 * となるそれぞれ独立の出力

特開平11-218564

3

信号を送るデコード回路(31)とを備えることを特徴としている。

【0006】また、上記請求項1に従属する請求項3に 記載の発明によれば、前記納タイミング信号発生手段 (3) は、少なくとも前記紙タイミング信号(7)を一方の入 力とする複数のアンドゲート(32)と、前記多相クロック 信号(8)各相をそれぞれの入力とし、前記複数のアンド ゲート(32)の各出力をそれぞれのイネーブル入力とし、 イネーブル入力への信号が"1"のときに入力にパルス が送られると、出力に特定のパルス幅のパルスを出力す る個別のワンショットマルチパイプレータ (35) と、前記 複数のワンショットマルチバイブレータ (35) の出力を入 カとし、前記精タイミング信号 (9) を出力するオアゲー ト(34)と、前記精タイミングデータ(5)を入力とし、前 記複数のアンドゲート(32)のもう一方の入力に前記積タ イミングデータ(5)の値に応じて変化し、ただ一つのみ が"1"となるそれぞれ独立の出力信号を送るデコード 回路(31)とを備えることを特徴とする。

(0008)

【発明の実施の形態】以下、本発明の実施の形態による タイミング信号発生回路を実施例とし、図面を参照して 説明する。

(1) 概略構成

図1は本発明による一実施例の概略構成を示すプロック図である。この図において、入力クロック信号6は、組タイミング信号発生手段1と多相クロック信号発生手段2にそれぞれ供給される。精タイミングデータ5は、特タイミング信号発生手段3に供給される。粗タイミング信号発生手段1は、入力クロック信号6にパルスが供給される毎に、レベル変化する粗タイミング信号7を発生して精タイミング信号発生手段3に供給する。

【0009】多相クロック信号完生手段2は、入力クロック信号6に向期したタイミングで、それぞれ位相が異なる多相クロック信号8を発生し、精タイミング信号発生手段3は、

租タイミング信号7が"1"のとき、精タイミングデータ5に応じて選択した多相クロック信号8のいずれかの相のクロック信号の位相に対応したパルスを発生し、これを精タイミング信号9として出力する。

【0010】(2) 具体的構成

次に、図2を参照して特タイミング信号発生手段3の具体的な構成について説明する。図2において、31はデコード回路、32-1、32-2、・・32-nはそれぞれアンドゲートである。33-1、33-2、・・33-nはDフリップフロップ、34はオアゲートである。租タイミング信号7は、アンドゲート32-1、32-2、・・32-nの一方の入力端を介して、多相クロック入力とする複数のDフリップフロップ33-1、33-2、・・33-nのD入力端にそれぞれのクロック入力とする複数のDフリップフロップ33-1、33-2、・・33-nのD入力端にそれぞれの位に応じて変化し、ただ一つのみが"1"となる、それぞれ独立の出力信号を精タイミングデータ5をアンドゲート32-1。32-2、・・32-nの他方の入力端にそれぞれ供給する。

【0011】次に、図3を参照して上記構成による精タ イミング信号発生手段3を用いたときの実施例の動作に ついて説明する。 なお、 図 3 (ア)は入力クロック信号 6の波形例を、同図(イ)は組タイミング信号7の遮形 例を、同図(ウ)は精ダイミングデータ5の放形例をそ れぞれ表わしており、さらに、同図(エ)-1、(エ) -2. (エ)-nはそれぞれ多相クロック信号8-1, 8-2.8-nの各相の波形を、同図(才)-1, (オ) -2. (オ) -nはそれぞれアンドゲート32-30 1, 32-2, 32-nの出力信号の波形を、同図 (カ) は前タイミング信号9の波形を表わしている。 【0012】まず同図(ア)に図示するように、入力ク ロック信号6にパルス61が入り、同図(イ)で粗タイ ミング信号 7 が"0"から"1"に変化してアンドゲー ト32-1, 32-2, ・・・32-nの一方の入力端 に供給された場合、アンドゲート32-1, 32-2, ・・・32-nの他方の入力端には特タイミングデータ 5に従って選択された、ただ一つのみが"1"、その他 は"0"となる信号が供給される。図3はこの状態にお ける、アンドゲート32-1の入力のみが"1"となっ ている場合を示しており、同図(オ)-1でアンドゲー ト32-1の出力が"1"に変化してDフリップフロッ プ33-1のD入力に送られ、同図(エ)-1でDフリ ップフロップ33-1のクロック入力である多相クロッ ク信号8-1にパルスが入ると、Dフリップフロップ3 3-1の出力が"1"となりオアゲート34に送られ、 同図(カ)で精タイミング信号 9 が 1 となる。 【0013】同図(ア)で、入力クロック信号6にパル ス62が入り、问图(イ)で租タイミング信号7が"

50 0"に変化してアンドゲート32-1.32-2.・・

特開平11-218564

5

・32-nへ送られると、同図(オ)-1でアンドゲー -ト32-1の出力が"0"に変化してDフリップフロッ プ33-1のD入力に送られ、同図(エ)-1で多相ク ロック信号8-1にパルスが入ると、Dフリップフロッ プ33-1の出力が"0"に変化しオアゲート34に送 られ、同凶(カ)で精タイミング信号9が"0"とな

【0014】次に、同図(ア)で、入力クロック信号6 にパルス63が入り、同図(イ)で租タイミング信号7 が"0"から"1"に変化してアンドゲート32-1。 32-2,・・・32-nの一方の入力端に供給され る。この時、精タイミングデータ5が変化してデコード 回路31の出力信号のうちアンドゲート32-2への信 号のみが"1"となると、同図(オ)-2でアンドゲー ト32-2の出力が"1"に変化してDフリップフロッ プ33~2のD入力に送られ、同図(エ)~2でDフリ ップフロップ33-2のクロック入力である多相クロッ ク信号8-2にパルスが入ると、Dフリップフロップ3 3-2の出力が"1"となりオアゲート34に送られ、 同図(カ)で特タイミング信号9が"1"となる。 【0015】 同図(ア)で、入力クロック信号6にパル ス64が入り、同図(イ)で粗タイミング信号?が" 0"に変化してアンドゲート32-1,32-2,・・ ・32-nへ送られると、同図(オ)-2でアンドゲー ト32-2の出力が"0"に変化してDフリップフロッ プ33-2のD入力に送られ、同図(エ)-2で多相ク ロック信号8-2にバルスが入ると、Dフリップフロッ プ33-2の出力が"0"に変化しオアゲート34に送 られ、同図(力)で精タイミング信号9が"0"とな る。以上のように、本実施例によれば、パルス開解の変 化するタイミング信号を遅延回路で遅延するという構成 をとっていないので、パタン効果によるタイミング精度 の劣化を逃れることができ、これ故、従来のものに比し て、精度具いタイミング信号を発生することが可能にな る訳である。

【0016】(3)変形例

次に、図4を参照して輪タイミング信号発生手段3の変 形例について説明する。図4において、31はデコード 回路、32-1,32-2,・・・32-nはアンドゲ ットマルチパイプレータ、34はオアゲートである。粗 タイミング信号7は、アンドゲート32-1、32-2. ・・・32-nの一方の入力端を介して、多相クロ ック信号8-1.8-2.8-nの各相をそれぞれのク ロック入力とする複数のワンショットマルチパイプレー タ35-1, 35-2.・・・35-nのイネープル入 力にそれぞれ供給される。

【0017】このワンショットマルチパイプレータ35 -1,35-2.・・・35-nはイネーブル入力が"

定のパルス幅のパルスを出力する。デコード回路31 は、精タイミングデータ5を入力とし、アンドゲート3 2-1, 32-2, · · · 32-nの他方の入力端に特 タイミングデータ5の値に応じて変化し、ただ一つのみ が"1"となる、それぞれ独立の出力信号を供給する。 【0018】次に、図5を参照して上記構成による変形 例の動作について説明する。図5(ア)は入力クロック 信号6の波形を、同図(イ)は粗タイミング信号7の波 形を、同図(ウ)は精タイミングデータ5の彼形を示し 10 ており、また、同図(エ)-1, (エ)-2および

(エ) - nはそれぞれ多相クロック信号8-1、8-2.8-nの各相の被形を、同図(オ)-1.(オ)-2および(オ) - nはそれぞれアンドゲート32-1. 32-2,32-nの出力信号の波形を、同図(カ)は 桁タイミング信号9の複形を図示したものである。

【0019】まず、同図(ア)に示すように、入力クロ ック信号6にパルス65が入り、同図(イ)で粗タイミ ング信号 7 が" 0" から" 1" に変化してアンドゲート 32-1,32-2,・・・32-10一方の入力端に 20 供給され、この時、アンドゲート32-1、32-2、 ・・・32-nの他方の入力端は特タイミングデータ5 に応じて選択された、ただ一つのみが"1"、その他 は"0"となっている。図5は、アンドゲート32-1 の入力のみが"1"となっている場合を示しており、同 図(オ)-1でアンドゲート32-1の出力が"1"に 変化しワンショットマルチパイプレータ35-1のイネ ープル入力に送られ、同図(エ)-1でワンショットマ ルチパイプレータ35-1の入力である多相クロック信 **号 B - 1 にパルスが入ると、ワンショットマルチバイブ** 30 レータ35-1は特定のパルス幅のパルスを発生してオ アゲート34を介し、同図(カ)に示すように、精タイ ミング信号9に出力する。

【0020】次に、同図(ア)において、入力クロック 信号6にパルス66が入り、同図(イ)で粗タイミング 信号7が"O"に変化してアンドゲート32-1, 32 - 2. ・・・32-nへ送られると、同図(オ)-1で アンドゲート32-1の出力が"0"に変化する。さら に、何図(ア)で入力クロック信号6にパルス67が入 り、同図(イ)で紅タイミング信号 7 が"ο"から" ート、35-1、35-2、・・・35-nはワンショ 40 1"に変化してアンドゲート32-1、32-2、・・ 92-nの一方の入力端に供給される。

【0021】図5はこのとき精タイミングデータ5が変 化しデコード回路31の出力信号のうちアンドゲート3 2-2への信号のみが"1"となっている場合を示して おり、同図(オ)~2でアンドゲート32~2の出力 が"1"に変化してワンショットマルチパイプレータ3 5-2のイネーブル入力に送られ、同図(エ)-2でワ ンショットマルチパイプレータ35-2の入力である多 相クロック信号8-2にパルスが入ると、ワンショット $oxed{1}^n$ である時に入力にパルスが供給されると、出力に待 $oxed{50}$ マルチパイプレータ $oxed{3}$ $oxed{5}$ $oxed{6}$ $oxed{2}$ とは特定のパルス幅のパルス

を発生してオアゲート34を介し、同図(カ)に示すよ うに精タイミング信号9に出力する。

【0022】そして、同図(ア)において、入力クロッ ク信号6にパルス68が入り、同図(イ)で粗タイミン グ信号7が"0"に変化してアンドゲート32-1、3 2-2,・・・32-1へ送られると、同図(オ)~1 でアンドゲート32-1の出力が"0"に変化する。こ のように、変形例によるタイミング信号発生回路におい ても、パルス間隔の変化するタイミング信号を逼延回路 で遅延するという構成をとっていないので、パタン効果 10 る。 によるタイミング精度の劣化を逃れることができ、精度 良いタイミング信号を発生し得る。

[0023]

【免明の効果】本発明によれば、パルス間隔の変化する タイミング信号を遅延回路で遅延するという構成に依ら ず、特タイミング信号(9)を生成し得るので、従来のよ うに、パタン効果によるタイミング精度の劣化を回避で き、結果、精度負いタイミング信号を発生し得る。

【図面の簡単な説明】

グ信号発生回路の一実施例の基本構成を示すプロック回 路図である。

(5)

特開平11-218564

【図2】 箱タイミング信号発生手段の具体的な構成を示 すプロック回路図である

【図3】動作示すタイムチャートである。


【図4】精タイミング信号発生手段の他の具体的な構成 を示すプロック回路図である。


【図5】図4の構成による精タイミング信号発生手段を 用いたときの本発明によるタイミング信号発生回路の動 作を示すタイムチャートである。


【図6】従来のタイミング信号発生回路の構成図であ

【符号の説明】

- 組タイミング信号発生手段
- 多相クロック信号発生手段
- 精タイミング信号発生手段
- 31 デコード回路
- 32-1.32-2. ・・・32-n アンドゲート
- 33-1, 33-2, ・・・33-n Dフリップフロ ップ
- 34 オアゲート
- 【図1】本発明による一実施例の本発明によるタイミン 20 35-1,35-2,・・・35-n ワンショットマ ルチパイプレータ









(6)

特開平11-218564

[图2]



【24】



(7)

特開平11-218564

